128-битный AX

[shm]

И все же интересует услышать у адептов большихгигантских чисел ответ на вопрос: в каких реальных задачах они так часто их применяют?

Сообщение отредактировано: shm - 14.02.13, 19:27

[AV_77]

Цитата shm @ 14.02.13, 19:26

в каких реальных задачах они так часто их применяют?

RSA, Эль-Гамаль и т.п.

[leo]

Применять-то применяют, но для таких задач проще какое-то отдельное расширение (набор команд) добавить типа того же 128-битного AESNI, чем увеличивать до беспредела разрядность РОН

[andriano]

Цитата Славян @ 14.02.13, 13:31

2.Прогресс движется с нарастающей, поэтому думаю, что ваши 20 лет надо минимум в два раза уменьшить. Т.е. лет через 7..8 начнётся нехватка, поди-ка.

Если исходить из закона Мура, то через 40.
Но, учитывая, что этот закон постепенно замедляется, минимум, лет 60 ничего нового не будет.
А вполне возможно, что уже прозвучавшее здесь "никогда" вполне адекватно отражает имеющиеся тенденции.

PS. Прогресс, конечно, движется по нарастающей, но за экспонентой все равно не успевает. А разрядность - логарифм адресного пространства.

[leo]

Цитата andriano @ 15.02.13, 19:53

Если исходить из закона Мура, то через 40

Закон Мура тут как-бы не совсем к месту, поскольку и существующие технологии уже давно позволяют использовать 128 битные (и даже 256-битные) данные, и они уже давно используются в виде SSEx (и AVX) расширений x86. Поэтому, что касается разрядности регистров общего назначения, то тут просто есть предел целесообразности и потребности для большинства практических приложений. Как уже было сказано, потребность в переходе 32 -> 64 продиктована в первую очередь назревшей необходимостью расширения адресного пространства свыше 4Гб, а не нехваткой 32 бит для обычных вычислений. А 2⁶⁴ это "фантастическая" величина ~ 16 миллиардов гигабайт, которые неизвестно, будут ли когда-нибудь востребованы полностью. А в плане обычных вычислений, увеличение разрядности РОН свыше 32\64 бит само по себе ведет лишь к падению производительности и увеличению энергопотребления - так какой смысл "навязывать" его всем, если можно реализовать спец.поддержку работы с длинными числами на основе уже существующих XMM и YMM регистров?!

PS: Не стоит сравнивать нынешнюю x86 архитектуру с какими-то другими (уже существующими или гипотетическими) в плане "тупого" сравнения битности РОН. На мой взгляд, развитие x86 пошло правильным путем разделения "мало-стандартно-битных" РОН-операций для большинства "обычных" задач, и специализированных расширений бОльшей битности.

[andriano]

Цитата leo @ 16.02.13, 08:30

Закон Мура тут как-бы не совсем к месту, поскольку и существующие технологии уже давно позволяют использовать 128 битные (и даже 256-битные) данные

Существующие технологии позволяют без особых проблем обрабатывать 128, 256, а также добавлю об себя: 1024 и 4048-разрядные данные при помощи обычных 16/32/64 разрядных регистров. Проблема не в этом.
Проблема в том, что во избежание существенного снижения производительности адрес должен целиком помещаться в РОН.

Цитата

Как уже было сказано, потребность в переходе 32 -> 64 продиктована в первую очередь назревшей необходимостью расширения адресного пространства свыше 4Гб, а не нехваткой 32 бит для обычных вычислений.

Вот именно.
А теперь подумайте:
1. Как связана разрядность с адресуемым объемом памяти.
2. Как связан требуемый объем адресного пространства с временем.
3. Как связан закон Мура с разрядностью.

[Славян]

Цитата leo @ 16.02.13, 08:30

А 2⁶⁴ это "фантастическая" величина ~ 16 миллиардов гигабайт, которые неизвестно, будут ли когда-нибудь востребованы полностью

Рассуждает ИИ примерно так:
1.Пусть в среднем у каждого 4 Гб памяти. Чуток завышаю, но не сильно пока.
2.16 млрд Гб/ 4 Гб = 4 млрд машин.
3.Вот когда вы, люди, достроите меня, облачный компьютер мира, до зрелости, то поймите, что адресовать всю вашу память мне будет уже тесновато!..

Сообщение отредактировано: Славян - 16.02.13, 14:40

[leo]

Цитата andriano @ 16.02.13, 10:43

3. Как связан закон Мура с разрядностью

Закон Мура никак не связан с разрядностью. Это разрядность является функцией двух величин - 1) возможности технологии (закон Мура) и 2) насущной потребности. Если нет потребности, то закон Мура может "топать" сам по себе дальше, работая на повышение быстродействия, снижение энергопотребления, увеличения объема кэшей и кол-ва ядер на кристалле, кол-ва параллельных вычислителей и прочих хитростей\примочек на одном ядре.
Поэтому аппроксимировать произошедший в прошлом рост разрядности 8-16-32-64 логарифмической функцией может и можно, но пытаться ее экстраполировать дальше в заоблачные дали 128-256-???, это как-то, мягко говоря, "антинаучно".

PS: Вспомним, чем закончилась погоня за "заоблачными" частотами в линейке Pentium 4 (NetBurst). Чуваки на полном серьезе (в научно-тех.статьях) заявляли цифры аж до 6-8 ГГц, а кто-то небось также экстраполировал графики\роста частоты и прикидывал, когда это произойдет. Но не произошло, и частота уперлась в некоторый разумный предел. Рекламная компания погони за частотами как-то вдруг "неожиданно" сдулась, и на ее место "вдруг" пришла мода на снижение энергопотребления и повышения быстродействия "другими способами". Где вы, горе-экстраполяторы, а-у-у? Кто-нибудь "съел свою шляпу" или "отдал голову на отсечение"?!

Цитата andriano @ 16.02.13, 10:43

Существующие технологии позволяют без особых проблем обрабатывать 128, 256, а также добавлю об себя: 1024 и 4048-разрядные данные при помощи обычных 16/32/64 разрядных регистров. Проблема не в этом

Причем тут "обычные" регистры, если уже в Pentium III были введены "необычные" 128-битные XMM? Значит технология (закон Мура) уже давно позволяла это сделать, но для увеличения разрядности "обычных" регистров еще время не пришло, т.к. не было потребности.

Цитата andriano @ 16.02.13, 10:43

Проблема в том, что во избежание существенного снижения производительности адрес должен целиком помещаться в РОН.

Во-первых - и в чем тут "проблема", и как она связана с кол-вом транзисторов на кристалле?
Во-вторых, в современных мультизадачных ОС "целиком помещаться в РОН" должен адрес одного процесса, да и то не обязательно, т.к. с давних времен существуют "оконные" технологии типа AWE, а также незаслуженно забытая сегментная модель памяти. А размер физического адреса в x86 практически всегда отличался от линейного\виртуального - то меньше, то больше в зависимости от текущих потребностей\возможностей.

Цитата Славян @ 16.02.13, 14:39

Вот когда вы, люди, достроите меня, облачный компьютер мира, до зрелости, то поймите, что адресовать всю вашу память мне будет уже тесновато!..

Притча о Вавилонской башне "до неба"?!
Во-первых - и чё этот облачный компьютер непременно должен быть развитием x86 и продаваться в любом магазине для школьников и продвинутых домохозяяек?!
Во-вторых - а в данном случае ты сам себе не противоречишь?:

Цитата Славян @ 06.02.13, 13:39

Просто, в целом, природа,мир не линейно выстроены, а мы всё делаем и делаем компьютеры с линейной памятью

Или просто - "Остапа понесло" (С) ?!

Сообщение отредактировано: leo - 17.02.13, 09:40

[andriano]

Цитата leo @ 17.02.13, 09:06

Закон Мура никак не связан с разрядностью. Это разрядность является функцией двух величин - 1) возможности технологии (закон Мура) и 2) насущной потребности. Если нет потребности, то закон Мура может "топать" сам по себе дальше...

Потребность - необходимая составляющая закона Мура - без нее ни =о каком экспоненциальном росте речи быть не может.

Цитата

Причем тут "обычные" регистры, если уже в Pentium III были введены "необычные" 128-битные XMM? Значит технология (закон Мура) уже давно позволяла это сделать, но для увеличения разрядности "обычных" регистров еще время не пришло, т.к. не было потребности.

А при чем здесь XMM?
SSE - взгляд Intel на перспективы аппаратной поддержки 3D-графики. Вскоре после того, как появились первые 3D-ускорители, умеющие осуществлять текстурирование, обнаружилось еще одно узкое место - геометрические вычисления. nVidia увидела выход в оснащении видеокарты блоком T&L, а Intel - в реализации векторных операций силами центрального процессора.
Так что регистры XMM - отдельный узкоспециализированный блок, который конкретно Intel хотела видеть в составе CPU, хотя на этот счет существовали и другие точки зрения. К РОН они не имеют никакого отношения. И еще: не следует путать интересы Intel с потребностью пользователя.

Цитата

Во-первых - и в чем тут "проблема", и как она связана с кол-вом транзисторов на кристалле?

Проблема - когда переходить на "следующее" значение разрядности.
Количество транзисторов на кристалле - элементарно:
В наиболее распросраненном сейчас динамическом ПЗУ один транзистор - одна ячейка памяти. Чем больше транзисторов на кристалле - тем больше объем памяти, а, следовательно, и требуемая разрядность шины адреса.
Из экономических соображений оказывается, что количество разрядов, отводимых на выбор конкретного кристалла должно быть невелико. Поэтому количество транзисторов на кристалла тесно связано с характерным объемом памяти в среднестатистической системе. А, следовательно, и с разрядностью адресной шины и разрядностью РОН.

Цитата

Во-вторых, в современных мультизадачных ОС "целиком помещаться в РОН" должен адрес одного процесса, да и то не обязательно, т.к. с давних времен существуют "оконные" технологии типа AWE, а также незаслуженно забытая сегментная модель памяти. А размер физического адреса в x86 практически всегда отличался от линейного\виртуального - то меньше, то больше в зависимости от текущих потребностей\возможностей.

Все эти 4 обстоятельства мне прекрасно известны.
1. Если система неспособна выделить значительную часть своей памяти одной задачи - это ее серьезный недостаток, существенно ограничивающий сферу применения.
2. Это еще хуже, чем 3.
3. Я тоже не совсем понимаю, почему современные разработчики, как правило, делают вид, что сегментной организации памяти вообще не существует. Тем не менее, следует отметить, что эта "особенность" представляла собой заметную головную больш для программистов, приводила с заметному снижению производительности. А заодно приводила к ряду необычных артефактов при попытках как-то уменьшить влияние указанных двух недостатков в компиляторах ЯВУ.
4. Да, в 8-разрядных системах ширина шины адреса, зачастую, равнялась 16, в 16-разрядных - 20, а а певых т.н. 64-разрядных 40. Но в большинстве случаев это приводило к заметным неудобствам в использовании.

И еще:
Если Вы прочитаете тему с начала, то обнаружите, что сначала время перехода на очередную "ступеньку" разрядности было оценено в 20 лет. Вскоре за этим последовале оценка в 7 лет, после чего я указал, что более реалиситической оценкой (при этом - оценкой снизу) является 60 лет. А оценкой сверху - "никогда".
Вы с этим не согласны?

Сообщение отредактировано: andriano - 17.02.13, 19:01

[shm]

Цитата andriano @ 17.02.13, 18:53

SSE - взгляд Intel на перспективы аппаратной поддержки 3D-графики.

И что мешает использовать эту технологию для других целей?

Цитата andriano @ 17.02.13, 18:53

А, следовательно, и с разрядностью адресной шины и разрядностью РОН.

Для адресации всей памяти не обязательно соответствие разрядности РОН и разрядности шины. В случае если когда-либо будет достигнуты пределы, то возможно будет использоваться та же сегментарная модель или расширение наподобие PAE. Ибо я сомневаюсь, что в рамках одного приложения когда-либо будут нужны такие объемы памяти.

Добавлено 17.02.13, 22:01

Цитата andriano @ 17.02.13, 18:53

1. Если система неспособна выделить значительную часть своей памяти одной задачи - это ее серьезный недостаток, существенно ограничивающий сферу применения.

На самом деле можно, только требует дополнительных действий со стороны самой задачи.

[Славян]

Цитата leo @ 17.02.13, 09:06

и чё этот облачный компьютер непременно должен быть развитием x86 и продаваться в любом магазине для школьников и продвинутых домохозяяек?!

Цитата shm @ 17.02.13, 21:58

я сомневаюсь, что в рамках одного приложения когда-либо будут нужны такие объемы памяти

Запросто: провожая фотико-компиком уезжающего на машине мужа, домохозяйка увидела сделанный "облаком" расчёт, что тот сейчас упадёт с моста в реку, что спасателям уже направлена СМС-ка, что медики уже выезжают, что спасут его вовремя и травм не будет, т.к. падение обсчитано "облаком". Она спокойно кладёт свой 'комп' за 100 рублей в сумочку и идёт за покупками дальше. А её 'комп' потихоньку уже что-то новое расчитывает и отправляет, запрашивая то с того терабайта пару байт, то с этого. Как-то так.

[shm]

Цитата Славян @ 18.02.13, 15:19

Запросто: провожая фотико-компиком уезжающего на машине мужа, домохозяйка увидела сделанный "облаком" расчёт, что тот сейчас упадёт с моста в реку, что спасателям уже направлена СМС-ка, что медики уже выезжают, что спасут его вовремя и травм не будет, т.к. падение обсчитано "облаком". Она спокойно кладёт свой 'комп' за 100 рублей в сумочку и идёт за покупками дальше. А её 'комп' потихоньку уже что-то новое расчитывает и отправляет, запрашивая то с того терабайта пару байт, то с этого. Как-то так.

Уже очевидно, что в таком случае будет работать далеко не одна задача. Скорее их будет очень много.

Сообщение отредактировано: shm - 18.02.13, 19:50

[leo]

Цитата andriano @ 17.02.13, 18:53

Поэтому количество транзисторов на кристалла тесно связано с характерным объемом памяти в среднестатистической системе

Ах, вон ты о чем - распространил закон Мура с процессоров на объемы памяти ОЗУ?! Интересно, если уже сейчас в DRAM используются 20-30 нм технологии, то что будет при экстраполяции закона Мура на 40-60 лет вперед - единицы\доли нанометров?! Вообще-то, если закон Мура в ближайшие годы будет идти теми же темпами, то околонаучные IT-байки предрекают кончину традиционной CMOS-технологии уже к ~2020 году, когда будет достигнут предел ~5-8 нм ...

[leo]

Цитата Славян @ 18.02.13, 15:19

А её 'комп' потихоньку уже что-то новое расчитывает и отправляет, запрашивая то с того терабайта пару байт, то с этого. Как-то так.

Ну, батенька, для произвольного доступа к паре байт из любого террабайта одного лишь объема памяти не достаточно - тут важно соответствующее быстродействие. Террабайты ты своей домохозяйке можешь и сейчас (или в скором будущем) прикрутить в виде внешних HDD\SDD и их быстродействия вполне хватит пока домохозяйка ходит за покупками. И если благодаря нанометровым технологиям и хитростям DDRx, "неимоверно" возрасли объемы и скорости последовательного доступа к ОЗУ, то со случайным доступом дела обстоят, мягко говоря, "не так радужно", и по сути "воз и ныне там". Поэтому с твоими "домохозяйскими облаками" вполне справится любой "супер-компьютер" уровня Pentium III

[andriano]

Цитата shm @ 17.02.13, 21:58

Цитата andriano @ 17.02.13, 18:53

SSE - взгляд Intel на перспективы аппаратной поддержки 3D-графики.

И что мешает использовать эту технологию для других целей?

А можно пояснить, какое отношение этот вопрос имеет к рассматриваемой теме?
Не понимая, чем вызван вопрос, трудно на него отвечать. Непонятно даже, соглашаться с утверждением, что мешает, или нет.

Цитата

Для адресации всей памяти не обязательно соответствие разрядности РОН и разрядности шины. В случае если когда-либо будет достигнуты пределы, то возможно будет использоваться та же сегментарная модель или расширение наподобие PAE.

Пока адресная шина была 16 разрядов, это использовалось.
Но позже - нет.
И на то есть масса причин, о которых я уже упоминал.

Цитата

Ибо я сомневаюсь, что в рамках одного приложения когда-либо будут нужны такие объемы памяти.

"640К хватит на все!"
Это мы уже проходили.

Но, честно говоря, меня уже здорово напрягает ограничение 2Гб на задачу.

Цитата

На самом деле можно, только требует дополнительных действий со стороны самой задачи.

Только при условии, что ОС это позволит.