Главным недостатком работы процессора в реальном режиме (он устанавливается с момента запуска процессора, и в нем работает ДОС) является то, что любое приложение может нарушить работу системы. Чтобы избежать этого был придуман защищенный (начиная с i80386).
Прим.: вообще говоря, с i80286, но с весьма ограниченных набором возможностей.
Главным образом защищается память.


В реальном режиме физический адрес формируется - seg:offset -> (seg<<4)+offset. И доступен только первый мегабайт (0ffff0h+0ffffh).
В защищенном режиме физический адрес формируется немного сложнее. Теперь логический адрес определяется селектором (в сегментном регистре) : смещением.

Формат селектора:

• Индекс дескриптора - индекс в предварительно сформированной таблице дескрипторов. GDT - глобальная таблица, LDT - локальная таблица дескрипторов.
• Бит TI определяет, к какой таблице относится селектор. 0 - GDT, 1 - LDT.
• RPL (Requested Privilege Level) определяет требуемый уровень привилегий для работы с селектором.

Таблицы дескрипторов представляют собой массив структур дескрипторов. Причем первый дескриптор в GDT не используется, должен быть пустым.

Дескриптор:

• База сегмента - линейный адрес в памяти.
• Граница сегмента - размер сегмента.
• G (Granularity) - определяет, в чем измеряется размер сегмента. 0 - в байтах, 1 - в 4кб страницах.
• D/B (Default operation size/Default stack pointer/or upper Bound flag) - флаг разрядности сегмента: 0 - 16 бит, 1 - 32 бита. В сегменте кода определяет разрядность по умолчанию (смена возможна префиксами 66h, 67h). Если это стек, то определяет что использовать esp (1) или sp (0).
• AVL (Available) - этот флаг используется по усмотрению системы.
  Прим.: этот бит ещё называют U (User), т.е. пользовательский.
• P (Present) - Присутствует ли сегмент: 0 - нет (в этом случае при попытке обратится к нему вызывается исключение отсутствия сегмента), 1 - да.
• DPL (Descriptor Privilege Level) - определяет уровень привилегии сегмента.
• S (Segment/System) - тип дескриптора: 0 - системный, 1 - сегмент данных или кода.
• Тип - тип дескриптора:
  Если S=1, то нулевой бит типа определяет, было ли к нему обращение, а значение битов 3..1:
  0 - только чтение;
  1 - чтение и запись;
  2 - расширение вниз + чтение;
  3 - расширение вниз + чтение и запись;
  4 - только исполнение;
  5 - исполнение и чтение;
  6 - подчиненный сегмент + исполнение;
  7 - подчиненный сегмент + исполнение и чтение.
  
  Системные дескрипторы. Тип:
  0, 8 - недопустимые значения;
  1 - доступный сегмент состояния задачи (TSS) 80286;
  2 - таблица локальных дескрипторов (LDT);
  3 - занятый TSS 80286;
  4 - шлюз вызова 80286 (call gate);
  5 - шлюз задачи (task gate);
  6 - шлюз прерывания 80286 (interrupt gate);
  7 - шлюз ловушки 80286 (trap gate);
  9 - Доступный TSS 80386+;
  A - зарезервировано;
  B - занятый TSS 80386+.
  C - шлюз вызова (call gate);
  D - зарезервирован;
  E - шлюз прерывания (interrupt gate);
  F - шлюз ловушки (trap gate);

В TASM это обычно описывается структурой:

Итак. Когда рассмотрели структуры данных защищенного режима, пора определить, как формируется физический адрес из sel:offset. В селекторе (он хранится в сегментном регистре) берется индекс дескриптора. По этому индексу ищется дескриптор в таблице GDT или LDT (в зависимости от бита TI). Проверяется, есть ли этот сегмент в памяти, CPL (Current Privilege Level - определяется полем RPL у cs) <= DPL (это будет рассмотрено отдельно), проверяется выход за границу, на исполнение, запись или чтение, в случае неудачи вызывается исключение.
Далее берется база. База + offset = линейный адрес. При отключенной страничной адресации это и будет физическим адресом.

Адрес GDT и LDT определяется регистрами соответственно GDTR и LDTR. Их структура:

GDTR:
Граница = размер в байтах GDT - 1
Для лучшей производительности таблица должна быть выровнена на 8 байт.

LDTR:

Загрузка их осуществляется командами:

• lgdt addr_m48 - загружает GDTR из памяти, куда указывает addr_m48
• lldt addr_m16/r16 - загружает LDTR из памяти, куда указывает addr_m16 или из 16-ти разрядного регистра.

Основные правила защиты по привилегиям:
Уровни привилегий часто именуют кольцами защиты. Изменяются от 0 (самый высокий уровень привилегий) до 3 (наименьшие привилегии).

• К данным возможно обращение только при CPL<=DPL
• Вызов процедуры только при CPL>=DPL и только через шлюз
• Привилегированные команды (lgdt, lidt, cli...) выполняются только при CPL=0.

Обработчики прерываний и исключений определяются таблицей дескрипторов прерываний (IDT).
Дескриптор шлюза (дескриптор из IDT) имеет структуру:

• Смещение - адрес обработчика.
• Селектор - селектор кода, где он находится.
• P (Present) - при попытке обратится к недействительному шлюзу (Р=0) вызывается исключение отсутствия сегмента.
• DPL (Descriptor Privilege Level) - требуемый уровень привилегий, для обращения к этому шлюзу.
• Тип - тип шлюза:
  5 - шлюз задачи (task gate);
  6 - шлюз прерывания 80286 (interrupt gate);
  7 - шлюз ловушки 80286 (trap gate);
  E - шлюз прерывания (interrupt gate);
  F - шлюз ловушки (trap gate);
• Word count - используется только в шлюзах вызовов и определяет число слов из стека взывающей задачи, копируемых в стек вызываемой процедуры.

В TASM это обычно описывается структурой:

Расположение IDT определяется регистром IDTR.

• lidt addr_m48 - загружает IDTR из памяти, куда указывает addr_m48 (структура такая же, как и у GDTR).

Таблица может содержать до 256 прерываний, и минимальный размер 256 байт (32 дескриптора). Обязательные 32 входа в IDT - исключения:

• F (Fault) - отказ. После обработки этого исключения, управление передается на инструкцию, которая его вызвала.
• T (Trap) - ловушка. Управление передается после инструкции, которая его вызвала.
• A (Abort) - авария. Не позволяет точно установить инструкцию, его вызвавшую. Серьезное нарушение.
• EC (Error Code) - передается код ошибки.

Формат кода ошибки (у ошибки страницы имеет другой формат):

• Index - определяет дескриптор.
• TI: 0 - GDT, 1 - LDT.
• IDT: 0 - GDT или LDT, 1 - IDT.
• EXP - внешнее событие (аппаратное прерывание).

Cтек в обработчике прерывания:


Системный регистр CR0:
Нас пока интересует только бит PE. Если он установлен, процессор работает в защищенном режиме, иначе - реальном.
Для работы с ним (только младшие 16 бит) в 80286 предназначались команды lmsw и smsw. В новых процессорах можно работать с ним, используя mov (это более предпочтительно).

Для того чтобы перейти в защищенный режим, надо выполнить несколько действий:

• Инициализировать GDT.
• Запретить маскируемые прерывания. Во время перехода не должны происходить аппаратные прерывания.
• Загрузить GDTR.
• В CR0 установить бит PE.
• Используя jmp far или call far инициализировать cs:eip.
• Инициализировать остальные сегментные регистры.
• Перепрограммировать контроллер прерываний.
• Инициализировать IDT и загрузить IDTR.
• Разрешить прерывания.

Переключение в реальный режим:
Прим.: он же "режим реальных адресов" (real-address mode) - так даже правильнее, но длиннее .

• Запретить маскируемые прерывания.
• Передать управление сегменту с лимитом 64k.
• Сбросить бит PE в CR0.
• Инициализировать cs:ip (как в п.5 перехода в защищенный режим).
• Загрузить в сегментные регистры новые значения.
• Инициализировать IDTR (lim=3FFh, base=0).
• Разрешить прерывания.

Примечание. Если при возврате не изменить сегментные регистры, то получается "нереальный" режим, в котором через эти регистры можно обращаться к памяти > 1Mb (как в защищенном режиме).
Прим.: UnReal Mode, он же BigReal Mode, он же Flat Real Mode.


[1] "Intel Architecture Software Developer's Manual. Volume 3. System Programming".

Автор статьи - rcz
Примечания - Jin X